A TSMC está acelerando o desenvolvimento da tecnologia de empacotamento CoPoS (Chip-On-Panel-on-Substrate) como alternativa ao CoWoS (Chip-on-Wafer-on-Substrate), em meio ao aumento da demanda por inteligência artificial e computação de alto desempenho. Nesse processo, os substratos com núcleo de vidro ganham cada vez mais espaço.
Empacotamento em painel surge como próximo passo para a TSMC
O crescimento contínuo da demanda por chips voltados para IA e computação exige tecnologias de empacotamento mais avançadas.
Tanto a TSMC quanto a Intel trabalham em novas soluções, e os substratos de vidro aparecem como uma das principais apostas para os próximos anos.
Segundo uma reportagem do Commercial Times Taiwan, a TSMC está acelerando a transição para o CoPoS como substituto do CoWoS.
Para isso, os substratos com núcleo de vidro têm papel central, motivo pelo qual a fabricante taiwanesa antecipou os cronogramas de desenvolvimento e produção em massa dessa tecnologia.
"A TSMC está avançando rapidamente com o CoPoS e acelerando a construção de seu ecossistema. Para superar os limites físicos atuais do CoWoS, a capacidade dos substratos com núcleo de vidro de aumentar o rendimento da produção em massa é um fator importante. Fabricantes taiwaneses estão desenvolvendo tecnologias-chave para substratos de vidro e equipamentos do processo CoPoS, buscando liderança no empacotamento avançado de chips de IA." — Commercial Times Taiwan
As vantagens do CoPoS em relação ao CoWoS já são conhecidas. A mudança para painéis quadrados ou retangulares aumenta a quantidade de chips e módulos de memória produzidos em comparação com o formato circular utilizado pelo CoWoS.
Um wafer tradicional usado no CoWoS mede cerca de 300 mm. Já os painéis do CoPoS podem chegar a 750 x 620 mm. A TSMC também havia divulgado formatos intermediários de 310 x 310 mm e 515 x 510 mm.
Com isso, a tecnologia comporta chips maiores e melhora o aproveitamento da área de produção, reduzindo os custos por unidade entre 20% e 30%.
Quando combinado com técnicas avançadas de empacotamento, o modelo em painel também possibilita a criação de pacotes com múltiplos chips de grandes dimensões.
Outro ponto é a substituição do silício pelo vidro, o que favorece a produção em larga escala com custos menores. A primeira linha piloto de produção do CoPoS já foi instalada.
Especialistas de Taiwan apontam que a combinação entre CoPoS e substratos de vidro será importante para os chips de próxima geração, ajudando a atender à demanda crescente do mercado.
Key takeaways on TSMC's next-generation advanced packaging, CoPoS (publicly available technical details omitted):
1. CoPoS is currently expected to enter mass production in 2H28. It is designed to improve the economics of ultra-large packages above the 9.5x reticle-size class,…
— 郭明錤｜Ming-Chi Kuo (@mingchikuo) June 11, 2026
Produção em massa está prevista para os próximos anos
A TSMC trabalha com a expectativa de iniciar a produção experimental do CoPoS em 2027, enquanto a produção em massa está prevista para 2028.
- Leia tambem: Preços do ácido fluorídrico sobem com alta na demanda por chips de IA e pressão na cadeia de suprimentos
Já a adoção de substratos com núcleo de vidro dentro dessa tecnologia tem cronograma voltado para o período após 2030. A unidade da TSMC no Arizona deve ter participação importante na fabricação do CoPoS entre 2029 e 2030.
Breaking down TSMC's glass core substrate slide
On June 11, at JPCA Show 2026 in Japan, TSMC gave a roughly 40-slide presentation titled "Advanced Packaging Technology Essential to the Evolution of AI" (AIの進化に不可欠な先端パッケージング技術). One slide from the deck, titled… pic.twitter.com/QegDEOM6Nd
— 郭明錤｜Ming-Chi Kuo (@mingchikuo) June 18, 2026
Ao mesmo tempo, a empresa também pretende utilizar substratos de vidro no próprio CoWoS, tecnologia que continua em desenvolvimento. Entre os benefícios citados estão redução de custos e melhor aproveitamento dos chips produzidos.
Para desenvolver os substratos de vidro, a TSMC trabalha em parceria com a Ibiden e a Innolux. O projeto utiliza uma estrutura de três camadas, com o núcleo de vidro posicionado entre duas camadas ABF.
"O CoPoS utiliza empacotamento em painel e transforma o formato circular em quadrado, aumentando a taxa de aproveitamento do material de menos de 70% para mais de 90% em comparação com os wafers circulares de 12 polegadas. Isso reduz o desperdício geométrico e os custos crescentes causados pelo aumento do tamanho das máscaras de litografia em chips de IA ultragrandes após 2028." — Commercial Times Taiwan
Intel também aposta em substratos de vidro
Os cronogramas divulgados pela TSMC seguem uma direção semelhante à apresentada anteriormente pela Intel e seus parceiros.
A Amkor Lead informou que a tecnologia de substratos de vidro da Intel deve chegar ao mercado dentro de aproximadamente três anos. A empresa também já exibiu soluções avançadas de empacotamento em painel com óptica integrada.
A Intel planeja transformar sua unidade de Rio Rancho em uma das principais instalações para produção de tecnologias de empacotamento baseadas em substratos de vidro. Atualmente, TSMC e Intel aparecem como as duas principais empresas envolvidas no desenvolvimento dessa tecnologia.
No caso da Intel, soluções de empacotamento avançado como o EMIB já vêm sendo utilizadas por clientes de grande porte, enquanto os investimentos em substratos de vidro ampliam sua atuação no segmento de fundição.
AMD também deve utilizar tecnologias baseadas em painel
Relatórios anteriores já indicaram que a AMD será uma das clientes da TSMC para a tecnologia FOPLP (Fan-Out Panel-Level Packaging) e para o processo de fabricação de 1,4nm voltado à futura arquitetura Zen 7 para computadores.
A adoção do FOPLP e do CoPoS não ficará restrita ao mercado de PCs. Essas tecnologias também devem ganhar espaço em aplicações de inteligência artificial e em servidores voltados para computação de alto desempenho em data centers.
