A Taiwan Semiconductor Manufacturing Company (TSMC) está ampliando sua cadeia de fornecimento de substratos de vidro como parte da etapa inicial da criação da infraestrutura necessária para a tecnologia de empacotamento chip-on-panel-on-substrate (CoPoS), segundo fontes da cadeia de suprimentos.
Os substratos de vidro serão usados em versões avançadas da tecnologia chip-on-wafer-on-substrate (CoWoS), e a empresa trabalha em conjunto com a Innolux e a Ibiden nesse projeto.
TSMC avança no desenvolvimento de substratos de vidro
De acordo com as informações divulgadas, as duas empresas envolvidas nas conversas fornecem filmes Ajinomoto Buildup Film (ABF) e painéis para a TSMC.
O objetivo das discussões é resolver questões ligadas à dissipação de calor, transmissão de sinais e deformações estruturais que podem afetar o desempenho de futuros chips voltados para computação de alto desempenho (HPC).
Um dos principais fatores por trás do interesse da TSMC nos substratos de vidro está relacionado ao índice de deformação do encapsulamento, indicador que mede o grau de curvatura e torção dos componentes. Segundo um relatório da DigiTimes, esse índice caiu 16% nos testes realizados.
Outros parâmetros também apresentaram redução: expansão térmica diminuiu 19%, resistência elétrica caiu 27% e a indutância foi reduzida em 42%. Apesar dessas vantagens, as fontes apontam que os substratos de vidro ainda estão longe da produção em massa.
Uso inicial deve ocorrer na tecnologia CoWoS
As fontes também informam que os resultados ligados à deformação indicam que os substratos de vidro podem ser adequados para GPUs de IA de alto desempenho, como os chips Rubin e Blackwell, da NVIDIA.
Os ganhos na eficiência térmica fazem com que o vidro apresente um comportamento mais próximo ao do silício, já que as características térmicas deste material diferem bastante das encontradas nos substratos orgânicos.
- Leia tambem: Preços do ácido fluorídrico sobem com alta na demanda por chips de IA e pressão na cadeia de suprimentos
A amostra testada pela TSMC utilizou um núcleo de vidro e não apresentou deformações nem descolamentos que pudessem comprometer o rendimento da fabricação. As fontes acrescentam que outro obstáculo importante para essa tecnologia está na condução elétrica.
Como o vidro não conduz eletricidade, os fabricantes precisam criar caminhos condutores verticais, conhecidos como vias, para possibilitar a passagem da corrente elétrica.
O relatório foi publicado após declarações de um executivo da TSMC durante o European Symposium da empresa. Na ocasião, Kevin Zhang afirmou que a tecnologia CoWoS continuará sendo a principal solução de empacotamento para chips avançados de inteligência artificial.
Conforme noticiado pelo Tom's Hardware, Zhang explicou que limitações relacionadas à complexidade geométrica mantêm o CoWoS como a alternativa preferida em relação às tecnologias de empacotamento em nível de painel.
