Hardwares

YMTC se aproxima de Samsung e SK hynix; CXMT avança em DRAM e HBM

China fecha a lacuna tecnológica em memórias, aproximando‑se da Coreia em NAND, DRAM e HBM e ampliando produção para competir globalmente.
Imagem de: YMTC se aproxima de Samsung e SK hynix; CXMT avança em DRAM e HBM

A China reduziu a distância tecnológica para as líderes do setor de memórias. Segundo a Associação da Indústria de Semicondutores da Coreia, a diferença caiu para um ano em NAND, dois em DRAM e três em HBM.

Os dados, citados pelo Korea JoongAng Daily, comparam as fabricantes chinesas às sul-coreanas. O avanço de YMTC e CXMT reduziu uma diferença que, até pouco tempo atrás, estava perto de cinco anos e tornou as duas mais competitivas.

YMTC e CXMT se aproximam das fabricantes sul-coreanas

A Samsung e SK hynix começaram a produzir memória NAND de 300 camadas em 2025. Naquele ano, a YMTC fabricava chips de 270 camadas.

A previsão é que a chinesa passe para 400 camadas até 2027, com cerca de um ano de atraso em relação às duas concorrentes.

Na DRAM, a Samsung e SK hynix iniciaram a produção de DDR5 em 2023. A CXMT começou a fabricar módulos desse tipo em 2025, uma diferença de aproximadamente dois anos.

A CXMT também já produz LPDDR5X em larga escala e acaba de iniciar a fabricação de LPDDR6. Na HBM, porém, a distância tecnológica ainda está em torno de três anos.

A produção piloto de HBM3E já começou, mas apenas cerca de 25% das unidades fabricadas são aproveitáveis. A CXMT ainda tem dificuldades com as conexões TSV, que atravessam o silício e ligam as camadas de memória na vertical.

Tecnologia da YMTC entra na produção de HBM3E

A CXMT usa a tecnologia X-Stacking, da memória NAND 3D da YMTC, para montar pilhas de HBM3E com seu processo G4 de fabricação.

Nesse método, a ligação entre os chips de DRAM empilhados não depende apenas dos pequenos pontos de contato convencionais.

A técnica da YMTC une diretamente as conexões de cobre entre os wafers, os discos de silício usados na fabricação dos chips. Essa união híbrida de cobre encurta o caminho dos circuitos entre as camadas de DRAM.

Com essa estrutura, CXMT e YMTC conseguem fabricar memórias HBM competitivas sem depender de equipamentos de litografia ultravioleta extrema, conhecidos como EUV.

A CXMT também deve receber equipamentos de litografia DUV produzidos na China por Shanghai Aishegna e Yuliangsheng ainda em 2026.

As duas fabricantes, porém, continuam com limitações ligadas principalmente às lentes de projeção e às fontes de luz.

CXMT amplia fábricas e pode superar a Micron em volume

A CXMT está ampliando sua capacidade de produção para 300 mil wafers por mês até o fim de 2026. Esse volume será dividido entre três fábricas de DRAM de 300 mm, cada uma com capacidade para cerca de 100 mil wafers mensais.

Até o fim do mesmo ano, a fabricante também deverá ter capacidade de produção voltada à HBM de aproximadamente 50 mil wafers por mês.

Outras duas fábricas estão em construção em Xangai e Hefei. Com elas, a capacidade da CXMT poderá chegar a 600 mil wafers mensais. Nesse ritmo, a empresa caminha para superar a Micron em volume de produção até 2030.

Mudanças nos transistores podem ajudar a reduzir os chips

Para contornar as limitações na redução dos componentes dos chips, a CXMT aparentemente está usando a tecnologia High-k Metal Gate, ou HKMG.

Essa técnica substitui o isolante tradicional à base de silício por um material como o óxido de háfnio, de fórmula HfO₂.

A troca reduz as fugas de corrente e a energia desperdiçada na forma de calor, além de melhorar a eficiência energética.

A tecnologia também abre espaço para velocidades maiores. Com ela, os transistores podem alternar entre estados em menos tempo do que seria possível com portas de polissilício.

Há indícios de que a CXMT aplica essa técnica tanto aos produtos LPDDR5X quanto ao processo G4 de fabricação de DRAM, geralmente associado à geração 1z.

Esse uso sugere que a fabricante pode estar perto de passar para a geração 1a, mais avançada. A possibilidade ganha apoio no desenvolvimento, já em andamento, do processo G5 de DRAM de 15nm, previsto para a próxima geração.

YMTC projeta até 500 mil wafers por mês em 2028

A capacidade de produção da YMTC deve chegar a 300 mil wafers mensais no início de 2027, com parte desse volume dedicada à LPDDR. Duas novas fábricas têm início de operação previsto para 2027.

Com elas, a capacidade total deverá alcançar entre 450 mil e 500 mil wafers por mês até 2028. Para comparação, a capacidade de NAND da Samsung deve ficar em 350 mil wafers mensais até o fim de 2027.