O chip Kirin 9030, voltado para smartphones, vem chamando atenção por servir como vitrine tecnológica para a Huawei, sua divisão HiSilicon e a fabricante chinesa SMIC.
O componente surge em um cenário de restrições impostas pelos Estados Unidos, que há anos bloqueiam o acesso da China à litografia EUV, usada nos processos mais avançados da indústria de semicondutores.
A Huawei anunciou recentemente os smartphones Mate 80 e Mate X7, equipados com os chips Kirin 9030 e Kirin 9030 Pro. O Kirin 9030 padrão traz oito núcleos de CPU ARMv8 com 12 threads.
O núcleo principal opera a até 2,75 GHz, enquanto os núcleos de desempenho chegam a 2,27 GHz e os de eficiência ficam em 1,72 GHz.
O conjunto gráfico fica por conta da GPU Maleoon 935. Já o Kirin 9030 Pro conta com nove núcleos ARMv8 e 14 threads, organizados em uma configuração 1+4+4.
As frequências seguem o mesmo padrão do modelo básico: até 2,75 GHz no núcleo principal, 2,27 GHz nos núcleos de desempenho e 1,72 GHz nos núcleos de eficiência.
Assim como no Kirin 9030, a GPU também é a Maleoon 935. Esses dados se baseiam em testes preliminares de benchmark, com indícios de que os chips ainda não operam em sua capacidade máxima.
Uma análise recente feita pela TechInsights, após a desmontagem do Mate 80 Pro Max, confirmou que o Kirin 9030 é fabricado no processo N+3 da SMIC. Esse processo representa um avanço em relação ao N+2, considerado a segunda geração do nó de 7nm da empresa.
- Leia também: Huawei domina o mercado de smartphones dobráveis com 48% das vendas globais, Samsung para trás
Ainda assim, a TechInsights avalia que o N+3 não equivale aos processos de 5nm usados por fabricantes como TSMC e Samsung, ficando em um ponto intermediário entre 7nm e 5nm.
Segundo a empresa de pesquisa, o N+3 presente no Kirin 9030 é, na prática, uma extensão do atual nó de 7nm da SMIC.
Esse avanço foi alcançado por meio de técnicas de multi-patterning com litografia DUV e de Design Technology Co-Optimization, conhecido como DTCO.
A litografia DUV utiliza luz ultravioleta com comprimento de onda de 193 nanômetros para gravar padrões no wafer de silício. Ao repetir esse processo várias vezes, o multi-patterning permite criar circuitos mais complexos, mesmo sem o uso de EUV.
Já o DTCO busca otimizar, de forma conjunta, o desenho do chip, o processo de fabricação e o controle de rendimento, em vez de tratar cada etapa separadamente. Essa abordagem ajuda a alcançar níveis de miniaturização que, em outras condições, exigiriam litografia EUV.
Quando aplicado junto ao multi-patterning, o DTCO também ajuda a reduzir problemas ligados a variações de processo e erros de posicionamento das bordas dos padrões, conhecidos como EPE, que se tornam mais frequentes conforme o uso intensivo de DUV avança.
A TechInsights aponta que o processo N+3 do Kirin 9030 não trouxe mudanças relevantes em parâmetros como fin pitch, contacted poly pitch e na geometria básica dos transistores, elementos que fazem parte da etapa Front-End-of-Line, responsável pela criação dos transistores em si.
Em vez disso, os ganhos parecem ter vindo principalmente do Back-End-of-Line, fase ligada à construção das interconexões entre os transistores.
Essa estratégia, porém, envolve riscos consideráveis. Escalar o BEOL com DUV exige múltiplas etapas de gravação extremamente bem alinhadas.
Qualquer desvio pode derrubar o rendimento de forma brusca. Além disso, cada etapa adicional aumenta a rugosidade das linhas e eleva a chance de defeitos no chip.
O Kirin 9030 indica que a SMIC tem dado menos foco à redução agressiva do tamanho dos nós de fabricação e mais atenção à disciplina de projeto por meio do DTCO.
Esse tipo de otimização, no entanto, tem limites bem definidos, já que há um ponto em que os ganhos passam a ser marginais.
A fabricante chinesa ainda pode buscar melhorias de desempenho usando técnicas avançadas de empacotamento de chips, mas esse tipo de solução tem peso menor em processadores voltados para dispositivos móveis, como é o caso do Kirin 9030.
